500比分竞彩网|即时捷报比分|即时捷报比分手机版|今日足球预测比分推荐,竞彩网官网,竞彩比分即时比,球球体育比分

工作職責:
1、負責從Netlist到GDSII的物理設計全流程，包括布局布線、電源規(guī)劃、時鐘樹生成、靜態(tài)時序分析、物理驗證、電源網(wǎng)絡分析和低功耗設計檢查等；
2、解決設計中的時序/擁塞/電壓降/電遷移等問題；
3、有機會接觸多種不同的設計、參與頂層相關工作，比如全芯片的布局規(guī)劃以及物理模塊劃分、Singoff工作等；
4、解決模塊的時序/擁塞/電壓降電遷移等問題；
5、研究先進工藝特點，開發(fā)新的物理設計流程。
任職資格:
1、電子/微電子/通信等相關專業(yè)，碩士及以上學歷；
2、了解芯片設計實現(xiàn)流程；
3、熟悉集體管電路結(jié)構(gòu)者優(yōu)先，熟悉數(shù)字后端自動布局布線流程者優(yōu)先，有物理設計相關經(jīng)驗者優(yōu)先；
4、熟悉Cadence /Synopsys PR工具的使用者優(yōu)先；
5、熟悉Verilog語言，熟悉Makefile/Tcl/Perl等腳本語言開發(fā)者優(yōu)先；
6、有良好的英語閱讀和書面溝通能力，具備認真細致、積極主動的工作態(tài)度和良好的團隊合作能力。